

双运算放大器


概述:

LM4558 内部包括有两个独立的、高增益、内部频率补偿的双运算放大器，适合于电源电压范围很宽的单电源使用，也适用于双电源工作模式，在推荐的工作条件下，电源电流与电源电压无关。它的使用范围包括传感放大器、直流增益模块和其他所有可用单电源供电的使用运算放大器的场合。

LM4558 采用 DIP8/SOP8 封装形式。

特点:


- 内部频率补偿
- 直流电压增益高 (约 100dB)
- 单位增益频带宽 (约 1MHz)
- 低输入偏流
- 低输入失调电压和失调电流
- 共模输入电压范围宽，包括接地
- 差模输入电压范围宽，等于电源电压范围
- 输出电压摆幅大 (0 至 $V_{cc}-1.5V$)




产品订购信息

产品名称	封装	打印名称	包装	包装数量
LM4558N	DIP8	LM4558	管装	2000 只/盒
LM4558M/TR	SOP8	LM4558	编带	2500 只/盘

内部电路图:



管脚排列图



引出端功能符号:

引出端序号	功 能	符 号	引出端序号	功 能	符 号
1	输出 1	OUT 1	5	输入 2 (+)	IN 2(+)
2	输入 1 (-)	IN 1(-)	6	输入 2 (-)	IN 2(-)
3	输入 1 (+)	IN 1(+)	7	输出 2	OUT 2
4	Vee	Vee	8	电源电压	Vcc

极限值 (绝对最大额定值, 若无其它规定, $T_{amb}=25^{\circ}\text{C}$)

参 数 名 称	符 号	数 值	单 位
电源电压	Vcc	± 22	V
差动输入电压	$V_{I(DIFF)}$	± 18	V
输入电压	V_I	± 15	V
工作环境温度范围	T_{amb}	$0\sim+70$	$^{\circ}\text{C}$
贮存温度范围	T_{stg}	$-65\sim+150$	$^{\circ}\text{C}$

电特性 (若无其它规定, $T_{amb}=25^{\circ}\text{C}$, $V_{cc}=15$, $V_{ee}=-15\text{V}$)

特 性	测 试 条 件	符 号	规 范 值			单 位
			最 小	典 型	最 大	
电源电流	$R_L = \infty$	Icc		3.5	5.7	mA
输入失调电压	$R_S < 10\text{k}\Omega$	VIO	-	2	6.0	mV
输入失调电流	$V_{cm}=0\text{V}$	IIO		5	200	nA
输入偏置电流	$V_{cm}=0\text{V}$	IBIAS	-	30	500	nA
输出电流	源电流 $V_+=1\text{V}, V_-=0\text{V}, V_o=2\text{V}$	Isource	20	30	-	mA
	阱电流 $V_+=0\text{V}, V_-=-1\text{V}, V_o=2\text{V}$	Isink	-	-50	-20	mA
输入共模电压范围		$V_I(R)$	-	± 12	± 13	V
大信号电压增益	$V_o(p-p) = \pm 10\text{V}, R_L < 2\text{k}\Omega$	Gv	80	100	-	dB
输出电压摆幅	$R_L > 10\text{k}\Omega$	$V_o(p-p)$	± 12	± 14	-	V
	$R_L > 2\text{k}\Omega$		± 10	± 13	-	
共模抑制比	$R_S < 10\text{k}\Omega$	CMRR	70	90	-	dB
电源电压抑制比	$R_S < 10\text{k}\Omega$	PSRR	75	90	-	dB

典型工作参数曲线

Figure 1. Burst Noise versus Source Resistance




Figure 2. RMS Noise versus Source Resistance




Figure 3. Output Noise versus Source Resistance




Figure 4. Spectral Noise Density




Figure 6. Open Loop Frequency Response




Figure 7. Phase Margin versus Frequency




Figure 8. Positive Output Voltage Swing versus Load Resistance




Figure 9. Negative Output Voltage Swing versus Load Resistance




Figure 10. Power Bandwidth (Large Signal Swing versus Frequency)






Figure 11. Transient Response Test Circuit



封装外形



重要声明：

华冠半导体保留未经通知更改所提供的产品和服务。客户在订货前应获取最新的相关信息，并核实这些信息是否最新且完整的。

客户在使用华冠半导体产品进行系统设计和整机制造时有责任遵守安全标准并采取安全措施，以避免潜在风险可能导致人身伤害或财产损失情况的发生。

华冠半导体产品未获得生命支持、军事、航空航天等领域应用之许可，华冠半导体将不承担产品在这些领域应用造成的后果。

华冠半导体的文档资料，仅在没有对内容进行任何篡改且带有相关授权的情况下才允许进行复制。华冠半导体对篡改过的文件不承担任何责任或义务。